登录   |   注册
    准考证打印   论文投票   报考指南   论文辅导   软考培训   郑重申明  
您现在的位置:  首页 > 通信学苑 > 中级互联网技术 >> 正文
正文
DSP和FPGA的高速通信接口的实现
来源:尚大教育-通信学院 作者:辉辉 时间;2012-12-28 点击数: 尚大软考交流群:376154208
在雷达信号处理、数字图像处理等领域中,信号处理的实时性至关重要。由于FPGA芯片在大数据量的底层算法处理上的优势及DSP芯片在复杂算法处理上的优势,DSP+FPGA的实时信号处理系统的应用越来越广泛。ADI公司的TigerSHARC系列DSP芯片浮点处理性能优越,故基于这类。DSP的DSP+FPGA处理系统正广泛应用于复杂的信号处理领域。同时在这类实时处理系统中,FPGA与DSP芯片之间数据的实时通信至关重要。

通信握手信号有ACK和BCMP#信号。其中ACK信号用来通知接收准备好,在实时信

号处理中,一般不允许数据传输的等待,故将这个信号置为准备好。BCMP#信号

用于通知数据块传输的结束,当能确定DMA传输数据个数时,可以将此引脚悬空


  L1_IRQ是FPGA发给DSP的外部中断,用来通知DSP收数据;L1_ACKI是DSP的

接收准备好信号;R_BUF_EN是读发送缓存使能信号 ;链路口时钟L1_CLKOUT是以

读缓存时钟R_CLK下降沿的二次分频,对应从缓存中读出的4bit链路口数据

L1_DA-To.注意这里读缓存及时钟分频时会有纳秒级的延迟。


  3 DSP的相应设置


  TS101和TS201的链路口都配置了控制寄存器(LCTLX)和状态奇存器

(LSTATx)两组寄存器。LCTLx用来控制链路口的传输,LSTATx用来通知链路口

的工作状态。TS101链路口时钟频率可以是核时钟的8、4、3 或2分频,通过设

置LCTLx中的SPD位米完成,本文设计将SPD位置000,即为核时钟8分频。由于

TS201的接收发送通道独立,所以其控制寄存器分为接收控制寄存器(LRCTLx)

和发送控制寄存器(LTCTLx)。 TS101链路口发送时钟频率可以与核时钟相同

或为其4、2、1.5分频,通过设置LTCTLx中SPD位来完成。本文设计将SPD位置

100,即为核时钟4分频,并将LRCTLx/LTCTLx中(接TDSIZE位置1,设置成4bit传

输 方式。如果BCMP#信号悬空,注意一定要将LRCTLx巾RBCMPE位置0.


  有两种方法启动DSP的链路口DMA传输:利用链路中断和利用DSP的四个外部

中断(IRQ0~IRQ3)。两种中断方式都需要在中断服务程序中对DMA的TCB寄存器

进行配置来启动链路口的接收DMA通道。鉴于外部中断的优先级高于链路口中断

,可以避免数据丢失,本文设计的通信方式均以外部中断方式通知DSP接收数据

。在DMA的TCB寄存器配置过程中,为了保证程序不被其他中断打断,可以在中

断服务程序开始时就把所有其他中断屏蔽掉,存中断服务程序返回之前再把屏

蔽掉的中断位还原。


  本文对TigerSHARC系列的两种典型DSP芯片的链路口进行了分析和比较,并

给出了FPGA与这两种DSP芯片进行链路口通倍的具体方法。在FPGA内部实现了

DSP链路口的设计,同时给出了DSP进行链路口通信的具体设置方法。


  通信设计没有对所传输的数据进行校验。本文给出的基于FPGA路口设计具

有很强的通用性,可以应用于基于TS101/TS201的多种应用系统中,提高系统内

部的通信能力;也可用于板间DSP的数据传输,提高系统外部的通信能力。

来顶一下
返回首页
返回首页
上一篇:通信技术:Linux主站平台设计
下一篇:利用OS任务调度来实现嵌入式数据管理
 相关文章
 
 
跟贴共
笔 名 :   验证码:
网友评论仅供其表达个人看法,并不表明尚大教育同意其观点或证实其描述
距离2023年10月14日通信考试还有
通信各地考务机构
各省市通信报名简章